|
|
WELCOME to se Labor4
|
* SPICE net list zDioden-Ersatz: Rin in C 0.001 ;Drahtverbindung R1 C B 4k Q1 C B E NPN R2 B E 1k Rout E out 0.001 ;Drahtverbindung
*WheatstoneBridge Lab54-Uk3 Vplus Ue 0 DC 5V D1 Ue Anode2 1N4148 D2 Anode2 Ua 1N4148 R2 Ua 0 1k R3 Ue Ub 1k R4 Ub 0 1k .model 1N4148 D .control DC Vplus 0bis 5V .2Vsteps set color0=white color1=black ;Hintergrundfarbe Plot v(Ua,Ub) .endc .end
* Kabel Reflexion diskret cfs@VbL * ---------------------------------- * nach Dr.Gunter SCHLEMMERs Detailfragen * Vin Ue 0 DC 0 PULSE( 0 1000mV 10ns 10ns 10ns 1990ns 1 ) * PULSE( Vlo Vhi tD tr tf tPH tau ) Rv Ue in 330 * R1 in 0 100Meg C1 in 0 54p L1 in P1x 548n vL1 P1x P2 DC 0 R2 P2 0 100Meg C2 P2 0 54p L2 P2 P2x 548n vL2 P2x P3 DC 0 R3 P3 0 100Meg C3 P3 0 54p L3 P3 P3x 548n vL3 P3x P4 DC 0 R4 P4 0 100Meg C4 P4 0 54p L4 P4 P4x 548n vL4 P4x out DC 0 C5 out 0 54p RL out RLb 100Meg V_RL RLb 0 DC 0 .control foreach RL 100Meg 1m 101 ALTER RL $RL TRAN 2ns 2300ns 2000ns end set color0=white color1=black PLOT tran1.v(in) tran1.v(P2) tran1.v(P3) tran1.v(P4) tran1.v(out) PLOT tran1.i(vL1) tran1.i(vL2) tran1.i(vL3) tran1.i(vL4) PLOT tran1.v(in) tran1.v(out) 50*tran1.i(vL1) 50*tran1.i(vL4) ALTER Rv 101 ALTER RL 100Meg TRAN 2ns 2300ns 2000ns PLOT tran4.v(in) tran4.v(P2) tran4.v(P3) tran4.v(P4) tran4.v(out) PLOT tran4.i(vL1) tran4.i(vL2) tran4.i(vL3) tran4.i(vL4) PLOT tran4.v(in) tran4.v(out) 50*tran4.i(vL1) 50*tran4.i(vL4) .endc .end
1111111111111111________________ 11111111________11111111________ 1111____1111____1111____1111____ | ==> | 8-Stufige Treppe am Ausgang |
Pulsamplitude [V] | Pulsfrequenz f [kHz] | Tastverhältnis ('duty cycle') tein/tgesamt = p [] | R [kΩ] | C [nF] | R*C Produkt | Ua=Restwelligkeit ('ripple voltage') [mVss] |
![]() ![]() | Fehlerrechnung: iXH brauch:
|
R1 Ue Ua 5k R2 Ua 0 5koder: Emittergrundschaltung (EGS):
V1 Vcc 0 DC 9V Q1 Ua B 0 BC550 * C B E Rb Ue B 50k Rc Vcc Ua 2k
.model ZPD9v1 D BV=9.1
*Labor-Uebung Zdiode-1 Vin FG 0 DC 0 Rvor FG Kathode 1k D1 Anode Kathode ZPD5v6 vMess Anode 0 DC 0 .control DC Vin 0__bis 10V 50mV_steps PLOT v(Kathode) PLOT i(vMess) .endc .model ZPD5v6 D (BV=5.6) .end
Eray: | FE-Technik (numerische Integration) Programmierübung |
Phil: | FE-Technik (numerische Integration) Programmierübung |
Dan: | FE-Technik (numerische Integration) Programmierübung |
Matt: | FE-Technik (numerische Integration) Programmierübung |
Fred: | hat Bauteilset, DMM, Steckbrett, LEDs, Kopfhörer und Drahtstücke
--> "Biometrie"-Übung: Rechteckgenerator mit OP/Ne555:
|
Sims: | FE-Technik (numerische Integration) Programmierübung |
Ivan: | FE-Technik (numerische Integration) Programmierübung |
Raph: | FE-Technik (numerische Integration) Programmierübung |
Selbstgemachter Simulator (am RasPi):
Kontinuierliche FE-Simulation einer Kondensator-Aufladung (RC-Schaltung) Prinzip: FE-Simulation der Gleichungen Ic = C * dUc / dt R=U/I Ugesamt = Σ Ui Pseudo-Code: /* Simulations-Parameter in SI-Einheiten: */ Vbatt:= 12 R:= 100 C:= 0.1 t_max:= 10 dt:= 0.1 /* Anfangs-Bedingungen: */ t:= 0 Vc:=0 /* Simulationslauf */ while (t < t_max ) Ir := ( Vbatt-Vc ) / R Ic := Ir dVc := dt * Ic / C Vc := Vc + dVc t := t + dt end /* Simulationsergebnis: */ PRINT "Nach ";t;" Sekunden ist Uc auf ";Vc;" angestiegen." PRINT "Nach ";t;" Sekunden ist Ic auf ";Ic;" abgesunken." | |||
und ez der C-Sourcecode - mitsamt ASCII-Art-Diagramm:
/* RCaufl-UdL1.c Kondensatoraufladung-FE, XH@UdL * compile: 'gcc RCaufl-UdL1.c -o RC.bin' * run: './RC.bin' */ #include <stdio.h> int main(int argc, char *argv[]){ int zl=0; float y, Ir, Ic, Vc, dVc, t, /* Simulations-Parameter in SI-Einheiten: */ Vbatt= 12.0 , R= 100.0 , C= 0.1 , t_max= 10.0 , dt= 0.1 ; /* Anfangs-Bedingungen: */ t= 0.; Vc=0.; /* Simulationslauf mit Diagrammausgabe (ASCII-Art)*/ printf("+---------+---------+---------+---------+---------" "---------+---------+---------+---------> y\n"); while (t < t_max ){ if(! (zl++ % 3)){ /*f.Diagramm: */ putchar('|'); for(y=0.; y<Vc; y+=0.1){ putchar(' '); } printf("%+4.1fV\n", Vc); } Ir = ( Vbatt-Vc ) / R; Ic = Ir; dVc = dt * Ic / C; Vc = Vc + dVc; t = t + dt; } printf("v x\n"); } | |||
ASCII-Art-Diagramm (output):
+---------+---------+---------+---------+------------------+---------+---------+---------> y |+0.0V | +0.4V | +0.7V | +1.0V | +1.4V | +1.7V | +2.0V | +2.3V | +2.6V | +2.9V | +3.1V | +3.4V | +3.6V | +3.9V | +4.1V | +4.4V | +4.6V | +4.8V | +5.0V | +5.2V | +5.4V | +5.6V | +5.8V | +6.0V | +6.2V | +6.4V | +6.5V | +6.7V | +6.8V | +7.0V | +7.1V | +7.3V | +7.4V | +7.6V v xACHTUNG ---> isch um -90° gedreht! |
![]() | Haha! Die Motor-Ersatz-PWM-Simulation: Mit SPIKES! (ohne R1 sind sie sogar 300Volt)
Vplus Vcc 0 DC 9V V1 FG 0 DC 0 PULSE ( 0 5 100ns 1us 1us 499us 1ms ) * Vmin Vmax delay tr tf pw periode Rg FG G1 4k7 L1 Vcc zuR1 1mH R1 zuR1 D1 40 M1 D1 G1 S1 0 IRF510 W=.64 L=2u Vfet S1 0 DC 0 .control TRAN 1u 2ms plot v(FG) v(D1) plot i(Vfet) .endc .model IRF510 NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0.2 Vmax=0 Xj=0 + Tox=100n Uo=600 Phi=.6 Rs=.4508 Kp=20.68u Vto=3.697 + Rd=21.08m Cbd=366.5p Pb=.8 Mj=.5 Fc=.5 Cgso=600.5p + Cgdo=62.71p Is=202.9f ) .end |
![]() | so, ez is halbwegs worn. Folgender SPICE-Netlist-Code:
* Leitung Labor4a UcH,UcI,UcM,UcN, Vin FG 0 DC 0 PULSE( 0m +1000m 100ns 100ns 100ns 100us 300us ) * Vmin Vmax td tr tf ton tperiode Rv FG in 330 Vx in in1 DC 0 O1 in1 0 out 0 HtlKabel RL out 0 136R .control set color0=wheat color1=black color2=navy color3=darkcyan +color4=brown color5=red color6=purple foreach RL 136 100Meg 200 50 1m ALTER RL $RL TRAN 10ns 60us end plot tran1.v(in) tran2.v(in) tran3.v(in) tran4.v(in) tran5.v(in) .endc .model HtlKabel LTRA R=15m L=780n C=42p LEN=1200 .end |
![]() | so, da is mal die erste Leitungs-Simulation:
Leitung verlustfrei, Ende offen, 7us Verzoegerung, Z0=136 Ω, Abschlusswiderstand RL=∞ iXH simulier des min 'ngspice' und folgender SPICE-netlist: Vin FG 0 DC 0 PULSE( 0m +1000m 1us 100ns 100ns 100us 300us ) * Vmin Vmax td tr tf ton tperiode Rv FG in 330 Vx in in1 DC 0 TLine in1 0 out 0 Z0=136 TD=7us RL out 0 1Meg .control set color0=lightgrey color1=black color2=blue TRAN 10ns 100us plot v(in) .endc .end |
![]() | jetzt mit RL=0, Kurzschluss am Ende
(Leitung ideal, verlustlos!) |
![]() | jetzt mit RL= Z0 = 136 Ω
(Leitung ideal, verlustlos!) |
![]() | jetzt mit RL= 50 Ω = zu klein
(Leitung ideal, verlustlos!) |
![]() | jetzt mit RL= 300 Ω = zu groß
(Leitung ideal, verlustlos!) |
![]() | jetzt mit RL= 160 Ω = nur Bissel zu groß
(Leitung ideal, verlustlos!) |